- 半加算器の役割：2つの1ビットの入力（AとB）を足し合わせて、その桁の「和（S：Sum）」と、上の桁への「桁上がり（C：Carry）」を出力します。下の桁からの繰り上がりは考慮できません。
- 半加算器の回路構成：「和（S）」の出力にはXOR回路（排他的論理和）が使われ、「桁上がり（C）」の出力にはAND回路（論理積）が使われます。この対応関係は頻出です。
- 全加算器の役割：2つの1ビットの入力（AとB）に加えて、下の桁からの「桁上がり入力（Cin）」を含めた3つのビットを同時に足し合わせます。
- 全加算器の構成：全加算器は、2つの「半加算器」と1つの「OR回路」を組み合わせて作ることができます。
試験問題では、半加算器の図が示され、「Xにあてはまる回路はどれか（答え：XOR回路）」を答えさせるような形式が定番です。真理値表を自分で書いて「1+1=10」になる動きを確かめると理解が深まります。
関連する用語
関連する用語として、加算器を構成する基本となる論理回路、計算に用いられるデータの表現方法である2進数や補数、演算結果を一時的に保存しておくフリップフロップやレジスタなどが挙げられます。
構成図・実機演習へ進む
用語を構成と操作へつなげる場合は、実技TOPとラボ一覧を利用できます。
ファクトチェック：試験要綱 Ver.5.6（2026-07-06公開、2026年10月試験から適用）。Ver.5.6は2026年10月試験から適用され、科目Aと科目Bを規定します。2026年8月時点では適用前の資料であるため、記事では適用日を明記し、詳細シラバスVer.7.2も併記します。
この記事は公式出題範囲・チェックリストとの対応を編集部で確認した学習解説です。
公式資料
用語集一覧 ／ ← 前の記事 ／ 次の記事 →